打造PCB培训教程

⑶间距相邻导线之间的距离应满足电气安全的要求，串扰和电压击穿是影响布线间距的主要电气特性。为了便于操作和生产，间距应尽量宽些，选择小间距至少应该适合所施加的电压。这个电压包括工作电压、附加的波动电压、过电压和因其它原因产生的峰值电压。当电路中存在有市电电压时，出于安全的需要间距应该更宽些。⑷路径信号路径的宽度，从驱动到负载应该是常数。改变路径宽度对路径阻抗(电阻、电感、和电容)产生改变，会产生反射和造成线路阻抗不平衡。所以，保持路径的宽度不变。在布线中，避免使用直角和锐角，一般拐角应该大于90°。直角的路径内部的边缘能产生集中的电场，该电场产生耦合到相邻路径的噪声，45°路径优于直角和锐角路径。当两条导线以锐角相遇连接时，应将锐角改成圆形。·各元件布局应均匀、整齐、紧凑,尽量减小和缩短各元件之间的引线和连接。打造PCB培训教程

Gerber输出Gerber输出前重新导入网表，保证终原理图与PCB网表一致，确保Gerber输出前“替代”封装已更新，根据《PCBLayout检查表》进行自检后，进行Gerber输出。PCBLayout在输出Gerber阶段的所有设置、操作、检查子流程步骤如下：Gerber参数设置→生成Gerber文件→IPC网表自检。（1）光绘格式RS274X，原点位置设置合理，光绘单位设置为英制，精度5:5（AD精度2:5）。（2）光绘各层种类齐全、每层内容选择正确，钻孔表放置合理。（3）层名命名正确，前缀统一为布线层ART,电源层PWR，地层GND，与《PCB加工工艺要求说明书》保持一致。（4）检查Drill层：（5）孔符层左上角添加CAD编号，每层光绘左下角添加各层层标。深圳高效PCB培训加工培训机构通常会加强学员的团队协作能力和创新意识。

PCB布线通用规则在设计印制线路板时，应注意以下几点：(1)从减小辐射干扰的角度出发，应尽量选用多层板，内层分别作电源层、地线层，用以降低供电线路阻抗，抑制公共阻抗噪声，对信号线形成均匀的接地面，加大信号线和接地面间的分布电容，抑制其向空间辐射的能力。(2)电源线、地线、印制板走线对高频信号应保持低阻抗。在频率很高的情况下，电源线、地线、或印制板走线都会成为接收与发射干扰的小天线。降低这种干扰的方法除了加滤波电容外，更值得重视的是减小电源线、地线及其他印制板走线本身的高频阻抗。因此，各种印制板走线要短而粗，线条要均匀。

设计随着电子技术的快速发展，印制电路板广泛应用于各个领域，几乎所有的电子设备中都包含相应的印制电路板。为保证电子设备正常工作，减少相互间的电磁干扰，降低电磁污染对人类及生态环境的不利影响，电磁兼容设计不容忽视。本文介绍了印制电路板的设计方法和技巧。在印制电路板的设计中，元器件布局和电路连接的布线是关键的两个环节。折叠布局布局，是把电路器件放在印制电路板布线区内。布局是否合理不仅影响后面的布线工作，而且对整个电路板的性能也有重要影响。在保证电路功能和性能指标后，要满足工艺性、检测和维修方面的要求，元件应均匀、整齐、紧凑布放在PCB上，尽量减少和缩短各元器件之间的引线和连接，以得到均匀的组装密度。按电路流程安排各个功能电路单元的位置，输入和输出信号、高电平和低电平部分尽可能不交叉，信号传输路线短。在多层板PCB中，整层都直接连接上地线与电源。所以我们将各层分类为信号层，电源层或是地线层。

(10)关键的线要尽量粗，并在两边加上保护地。高速线要短而直。(11)元件引脚尽量短，去耦电容引脚尽量短，去耦电容使用无引线的贴片电容。(12)对A/D类器件，数字部分与模拟部分地线宁可统一也不要交*。(13)时钟、总线、片选信号要远离I/O线和接插件。(14)模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。(15)时钟线垂直于I/O线比平行I/O线干扰小，时钟元件引脚需远离I/O电缆。(16)石英晶体下面以及对噪声敏感的器件下面不要走线。(17)弱信号电路，低频电路周围不要形成电流环路。(18)任何信号都不要形成环路，如不可避免，让环路区尽量小布局中应参考原理框图，根据单板的主信号流向规律安排主要元器件。湖北什么是PCB培训布局

一些元器件或导线有可能有较高的电位差，应加大他们的距离，以免放电引起意外短路。打造PCB培训教程

叠层方案，叠层方案子流程：设计参数确认→层叠评估→基本工艺、层叠和阻抗信息确认。设计参数确认（1）发《PCBLayout业务资料及要求》给客户填写。（2）确认客户填写信息完整、正确。板厚与客户要求一致,注意PCI或PCIE板厚1.6mm等特殊板卡板厚要求;板厚≤1.0mm时公差±0.1mm，板厚＞1.0mm是公差±10%。其他客户要求无法满足时，需和工艺、客户及时沟通确认，需满足加工工艺要求。层叠评估叠层评估子流程：评估走线层数→评估平面层数→层叠评估。（1）评估走线层数：以设计文件中布线密集的区域为主要参考，评估走线层数，一般为BGA封装的器件或者排数较多的接插件，以信号管脚为6排的1.0mm的BGA，放在top层，BGA内两孔间只能走一根信号线为例，少层数的评估可以参考以下几点：及次信号需换层布线的过孔可以延伸至BGA外（一般在BGA本体外扩5mm的禁布区范围内），此类过孔要摆成两孔间穿两根信号线的方式。次外层以内的两排可用一个内层出线。再依次内缩的第五，六排则需要两个内层出线。根据电源和地的分布情况，结合bottom层走线，多可以减少一个内层。结合以上5点，少可用2个内走线层完成出线。打造PCB培训教程